<b>Semiconductor</b>	capacitor device
----------------------	------------------

Patent Number:

☐ EP1205976

Publication date:

2002-05-15

Inventor(s):

MORIMOTO HIDENORI (JP)

Applicant(s):

SHARP KK (JP)

Requested Patent:

Application Numbe

Application Number: EP20010309450 20011107

Priority Number(s):

JP20000345060 20001113

IPC Classification:

H01L27/08

EC Classification:

H01L27/08C2

Equivalents:

☐ US2002056869

Cited Documents:

#### **Abstract**

A semiconductor capacitor device has paired first and second MIM capacitors (C1, C2) on a semiconductor substrate (1). The first and second MIM capacitors include respective capacitor dielectric films (6, 8) having different compositions. Furthermore, upper electrodes (7, 9) and lower electrodes (5, 7) of the first and second MIM capacitors are connected in inverse parallel fashion. This arrangement facilitates mutual counteraction of the voltage dependences of the first and second MIM capacitors so as to make the voltage dependence of the capacitance of the

capacitor device small.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-151649 (P2002-151649A)

(43)公開日 平成14年5月24日(2002.5.24)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

H01L 27/04 21/822 H01L 27/04

C 5F038

審査請求 未請求 請求項の数5 OL (全 7 頁)

(21)出願番号

特願2000-345060(P2000-345060)

(22)出願日

平成12年11月13日(2000.11.13)

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 森本 英徳

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74)代理人 100062144

弁理士 青山 葆 (外1名)

Fターム(参考) 5F038 ACO7 AC14 AC15 CA07 CA09


EZ20

# (54) 【発明の名称】 半導体容量装置

#### (57)【要約】

【課題】 従来のMIMキャパシタよりも一層、容量値の電圧依存性を抑えることができる半導体容量装置を提供する。

【解決手段】 この半導体容量装置は、半導体基板 1 上に作製された 1 対のM I M キャパシタC 1 , C 2 のうち、C 1 の第 1 容量絶縁膜 6 を S i  $O_2$  膜とし、C 2 の第 2 容量絶縁膜 8 を S i N 膜とした。 さらに、電極 5 , 7 , 9 を逆並列(上部電極 9 , 7 と下部電極 7 , 5 をたすきに並列接続)に接続することで、双方の電圧依存性を打ち消し合うようにして、容量の電圧依存性を小さくすることができる。



#### 【特許請求の範囲】

【請求項1】 半導体基板上に作製された下部電極,容 量絶縁膜および上部電極から構成されるMIMキャパシ タを備えた半導体容量装置であって、

第1.第2のMIMキャパシタからなる1対のMIMキャパシタの互いの上部電極と下部電極が電気的に逆並列接続され、

上記第1MIMキャパシタは、第1容量絶縁膜を有し、 上記第2MIMキャパシタは、上記第1容量絶縁膜とは 異なる組成の第2容量絶縁膜を有していることを特徴と する半導体容量装置。

【請求項2】 請求項1に記載の半導体容量装置において、

上記第1,第2のMIMキャパシタの容量の電圧依存性が、電圧の2次式で表され、この2次式の2次の項の係数が、上記第1MIMキャパシタと第2MIMキャパシタとで逆符号であることを特徴とする半導体容量装置。

【請求項3】 請求項1または2に記載の半導体容量装置において、

上記第1のMIMキャパシタの容量の電圧依存性を表す 2次式の2次の項の係数と、上記第2のMIMキャパシ タの容量の電圧依存性を表す2次式の2次の項の係数と は、大きさが同じで符号が逆であることを特徴とする半 導体容量装置。

【請求項4】 請求項1または2に記載の半導体容量装置において、

上記第1MIMキャパシタの上部電極と上記第2MIM キャパシタの下部電極を共有していることを特徴とする 半導体容量装置。

【請求項5】 請求項1または2に記載の半導体容量装置において、

上記第1容量絶縁膜と第2容量絶縁膜との組み合わせが、シリコン酸化膜とシリコン窒化膜との組み合わせであることを特徴とする半導体容量装置。

## 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】この発明は、半導体基板上に 形成した半導体容量装置に関し、特に、印加電圧による 容量値変動を抑えた半導体容量装置に関する。

#### [0002]

【従来の技術】半導体集積回路、特に、アナログ回路に 用いられる半導体容量装置では容量の精度が回路全体の 精度に大きく影響するので、印加電圧による容量値変動 を抑えることが重要となる。

【0003】一方、半導体集積回路が微細化されるにつれて、トランジスタに必要な面積が減少するので、容量の面積も低減させることが必要となっている。このため、容量絶縁膜の薄膜化が行われているが、容量の電圧依存性係数は膜厚の2乗に反比例して大きくなる。したがって、容量絶縁膜を薄膜化しても、容量の電圧依存性

を小さく保つことが重要な課題となる。

【0004】ところで、拡散層とポリシリコンとの間に 絶縁膜を狭持した構造のキャパシタは、拡散層と基板と の間にPN接合容量が形成される。このPN接合容量 は、容量値の電圧依存性が大きいから、印加電圧に依存 しないキャパシタを得ることが困難になる。

【0005】また、上、下部ポリシリコンの間に絶縁膜を狭持した構造のキャパシタの例として、特開平9-36313に記載されたものなどがある。このタイプの容量素子は、ポリシリコンからなる電極の抵抗および容量値の電圧依存係数を低減させるために、ポリシリコン電極の濃度を高濃度にドーピングする必要がある。

【0006】しかし、いかに高濃度にドーピングしても、ポリシリコン電極自体に空乏層が発生し、電極間に与えられる電位差によって、上記空乏層の幅が変動する。このため、容量値が変動してしまい、高精度なアナログ回路には適していない。

【0007】一方、上、下部金属層の間に絶縁膜を狭持した構造のキャパシタ(Metal-Insulator-Metalキャパシタ:MIMキャパシタという)の例が、特開平5-129522に記載されている。このMIMキャパシタは、図4に示すように、キャパシタの上部電極121がアルミニウムであり、下部電極118が高融点金属である。なお、120は導電性保護膜、119はキャパシタ用絶縁層、117は層間絶縁膜、101はシリコン基板である。このタイプの容量素子は、金属電極121,118が空乏化しないので、印加電圧に依存しないキャパシタを得ることができる。したがって、特に、アナログキャパシタに有効である。

【0008】また、特開平7-221599には、図5に示すように、2つのMOS(Metal-Oxide-Semicond uctor)キャパシタ222と223を逆並列に接続して、それぞれのMOSキャパシタ222と223の有する容量の電圧依存性をキャンセルするようにしている。このMOSキャパシタのゲート電極224が金属の場合、MIMキャパシタと同等の印加電圧に依存しないキャパシタを得ることができる。

# [0009]

【発明が解決しようとする課題】ここで、図6に、容量 絶縁膜として、シリコン窒化膜を用いたMIMキャパシ タの容量の電圧依存性を示す。図6から分かるように、 MIMキャパシタにおいても、わずかではあるが容量値 の電圧依存性を持っている。このため、より高性能なア ナログ用キャパシタを実現するためには、MIMキャパ シタであっても、その電圧依存性をさらに抑える必要が ある。

【〇〇1〇】そこで、この発明の目的は、従来のMIMキャパシタよりも一層、容量値の電圧依存性を抑えることができる半導体容量装置を提供することにある。

## [0011]

【課題を解決するための手段】上記目的を達成するた め、この発明の半導体容量装置は、半導体基板上に作製 された下部電極,容量絶縁膜および上部電極から構成さ れるMIMキャパシタを備えた半導体容量装置であっ て、第1,第2のMIMキャパシタからなる1対のMI Mキャパシタの互いの上部電極と下部電極が電気的に逆 並列接続され、上記第1 M I Mキャパシタは、第1 容量 絶縁膜を有し、上記第2MIMキャパシタは、上記第1 容量絶縁膜とは異なる組成の第2容量絶縁膜を有してい

$$C = C \cdot (1 + a \cdot V + b \cdot V^2)$$

ここで、Cは容量値、COはO(V)での容量値、Vは印 加電圧、a, bは容量値の電圧依存性の1次と2次の係

【0015】1対のMIMキャパシタCma,Cmbを

$$Cma = C0 \cdot (1 + a \cdot V + b \cdot V^2)$$
 ... (2)  
 $Cmb = C0 \cdot (1 - a \cdot V + b \cdot V^2)$  ... (3)

また、キャパシタCmaとCmbとが並列に接続された 容量Cmは、式(4)で表される。

 $Cm = Cma + Cmb = 2C0 \cdot (1+b \cdot V^2) \cdots (4)$ 

ここで、容量の電圧依存係数 Γを、次の式(5)で定義す る。

$$\Gamma = (C - C 0) / V \cdot 10^6 \quad [ppm] \quad \cdots \quad (5)$$

その結果、図6に示すMIM容量では、a=-20[p pm/V],  $b=4[ppm/V^2]$  であるので、MIM容量単体では、1 [V]では、Γ=-16 [ppm] であるが、MIM容量を逆並列につなぐと、 $\Gamma = 4$  [p pm]になり、逆並列に接続することで電圧依存性が小 さくなることがわかる。

【0019】また、一実施形態の半導体容量装置は、上 記半導体容量装置において、上記第1,第2のMIMキ ャパシタの容量の電圧依存性が、電圧の2次式で表さ れ、この2次式の2次の項の係数が、上記第1 M I Mキ ャパシタと第2MIMキャパシタとで逆符号である。

$$Cm1 = C01 \cdot (1 + b1 \cdot V^2)$$
 ... (6)  
 $Cm2 = C02 \cdot (1 + b2 \cdot V^2)$  ... (7)

この式(6),(7)では、b1,b2は、第1,2MIMキ ャパシタの容量の電圧依存性の2次の係数である。な お、CO1は、第1MIMキャパシタのO[V]容量値で あり、CO2は、第2MIMキャパシタのOVでの容量 値である。この式(6),(7)から、直ちに、2次係数 b 1とb2とが逆符号であることで、(Cm1+Cm2)の 合成容量の電圧依存性を示す第2項を打ち消しあって小 さくできることが分かる。

【0023】また、他の実施形態の半導体容量装置は、 上記半導体容量装置において、上記第1のMIMキャパ シタの容量の電圧依存性を表す2次式の2次の項の係数 と、上記第2のMIMキャパシタの容量の電圧依存性を 表す2次式の2次の項の係数とは、大きさが同じで符号 が逆である。

【0024】この実施形態では、上記第1MIMキャパ

ることを特徴としている。

【0012】この発明では、まず、半導体基板上に作製 された1対のMIMキャパシタの電極を逆並列(上部電 極と下部電極をたすさに並列接続)に接続することで、 容量の電圧依存性を小さくすることができる。

【0013】すなわち、容量の電圧依存性の関係は、次 の式(1)で示されるように、電圧の2乗に比例して変化 することが知られている。

... (1)

[0014]

[0016]

[0017]

[0018]

逆並列に接続すると、CmaにVの電圧が印加される と、Cmbには-Vの電圧が印加されるので、容量の電 圧依存性はそれぞれ式(2),(3)であらわされる。

 $[ppm] \cdots (5)$ 【0020】この実施形態では、上記2次式の2次の項 の係数が、第1,第2の2種類のMIMキャパシタにお いて、逆符号であることによって、容量値の電圧依存性

【0021】すなわち、第1容量絶縁膜で形成される第 1 M I Mキャパシタの容量値をC m 1 とし、第1容量絶 縁膜とは異なる第2容量絶縁膜で形成されるMIMキャ パシタの容量値をCm2とすると、容量の電圧依存性 は、前記した式(4)から、それぞれ次式(6),(7)であ らわされる。

... (6)

[0022]

をさらに少なくすることができる。

シタの電圧依存性の2次係数と第2MIMキャパシタの 電圧依存性の2次係数とが逆符号で同じ大きさであるか ら、式(6),(7)から合成容量の電圧依存性を実質的に 零にすることができる。

【0025】また、一実施形態の半導体容量装置は、上 記半導体容量装置において、上記第1MIMキャパシタ の上部電極と上記第2MIMキャパシタの下部電極を共 有している。

【0026】この実施形態では、第1MIMキャパシタ の上部電極と上記第2MIMキャパシタの下部電極を共 有していることで、構造を簡単にできる。

【0027】また、他の実施形態の半導体容量装置は、 上記半導体容量装置において、上記第1容量絶縁膜と第 2容量絶縁膜との組み合わせが、シリコン酸化膜とシリ コン窒化膜との組み合わせである。

【0028】この実施形態では、第1および第2容量誘 電膜の組み合わせの一つとしてシリコン酸化膜とシリコ ン窒化膜の組合せとした。この組み合わせによれば、例 えば、第1容量絶縁膜をシリコン酸化膜(膜厚35 n m) とし、第2容量絶縁膜をシリコン窒化膜(膜厚65nm) とすると、容量の電圧依存性はそれぞれ図7,図6に示 すようになる。

【0029】このとき、上記式(6),(7)において、C  $01=1 [fF/\mu m^2]$ , b1=-30[ppm/

... (8)

[0030]

をOにすることができる。

 $C01 \cdot b1 + C02 \cdot b2 = 0$ Cm3 = Cm1 + Cm2 = C01 + C02... (9)

このように、MIM容量単体では、電圧依存係数厂が、 -16 [ppm]であっても、容量の電圧依存性の特性 が異なる2種類のMIM容量を並列に接続し、互いの電 圧依存性を打ち消すように接続することによって、容量 の電圧依存係数 $\Gamma$ を、O[ppm]にできる。

# [0031]

【発明の実施の形態】以下、この発明の半導体容量装置 の実施形態について図面を参照しなから説明する。

【0032】図1(A)~(E),図2(A)~(D),図3を順 に参照して、この実施形態としてのMIMキャパシタの 製造過程を説明する。

【0033】まず、図1(A)に示すように、半導体基板 1上に、トランジスタ部(図示せず)を形成した後、第1 層間絶縁膜2を堆積する。その後、図1(B)に示すよう に、レジストパターン3を形成し、フォトリソグラフィ 工程を用いて開口部を形成し、このレジストパターン3 をマスクにして、異方性エッチング技術等を用いて、第 1層間絶縁膜2の表面を掘り下げ、150~300 nm 程度の溝4を形成する。

【0034】次に、上記レジストパターン3を除去した 後、図1(C)に示すように、溝4を含む第1層間絶縁膜 2の全面に、例えば、CVD(Chemical Vapour Depo sition)法で、タングステン膜5を厚さ500nm~8 00nm程度だけ堆積し、その後、CMP(Chemical Mechanical Polish)法を用いて、第1層間絶縁膜2の 表面が露出するまで研磨する。このようにして、第1層 間絶縁膜2中に埋め込まれた第1MIMキャパシタC1 の下部電極となるタングステン膜5を形成する。

【0035】その後、図1(D)に示すように、第1容量 絶縁膜6をプラズマCVD法で30~80nm程度の膜 厚に堆積させ、第1金属膜7をスパッタ法またはCVD 法で400~600nm程度の膜厚に堆積させる。 さら に、第1容量絶縁膜とは異なる組成の第2容量絶縁膜8 をプラズマCVD法で40~80nm程度の膜厚に堆積 させ、第2金属膜9をスパッタ法またはCVD法で20 0~400 nm程度の膜厚に堆積させる。ここで、上記 第2容量絶縁膜8をシリコン窒化膜とし、第1容量絶縁 膜6をシリコン酸化膜とすることが望ましい。

【0036】その後、図1(E)に示すように、フォトリ

ソグラフィ工程によって形成されたレジストパターン1 0をマスクとして、第2金属膜9を異方性エッチング技 術等を用いて選択的に加工し、第2MIMキャパシタC 2の上部電極となる第2金属膜9を形成する。

 $V^{2}$ ] CO2=1 [fF/ $\mu$ m<sup>2</sup>], b2=4 [ppm

/V<sup>2</sup>]となる。この2つの容量の面積を、式(8)の関

係を満たすように、第1MIMキャパシタと第2MIM

キャパシタの面積が2:15になるようにして、並列に

接続すると並列に接続した容量Cm3は、式(9)で表さ

れる、すなわち、上記並列接続容量Cm3の電圧依存性

【0037】次に、図2(A)に示すように、第2MIM キャパシタ C 2の下部電極を形成するために、フォトリ ソグラフィ工程によって形成されたレジストパターン1 1をマスクとし、異方性エッチング技術等を用いて、第 2容量絶縁膜8と第1金属膜7を選択的に加工し、第2 MIMキャパシタC2を形成する。このようにして、第 1金属膜7を共通の電極とする2種類のMIMキャパシ 夕C1,C2が形成される。

【0038】その後、図2(B)に示すように、第2層間 絶縁膜12を2000~3000mm程度の厚さに堆積 し、СМР法で表面を平坦化し、フォトリソグラフィ技 術と選択エッチング技術を利用して、絶縁膜の選択的な 領域にビアホール13を形成する。

【0039】次に、図2(C)に示すように、ビアホール 13の表面に、CVD法またはスパッタ法を使用して、 窒化チタン膜(図では省略)を30~60nm程度形成し た後、CVD法で厚膜のタングステン膜14を800~ 1500 n m程度堆積させる。これにより、ピアホール 13を窒化チタン膜とタングステン膜14によって埋め 込んだ状態にし、CMP法を使用して、タングステン膜 14の表面から表面研磨を行い、ビアホール13に埋め 込まれているタングステン膜14および窒化チタン膜以 外のタングステン膜および窒化チタン膜を取り除く。こ れにより、ピアホール13に窒化チタン膜とタングステ ン膜14からなるプラグ14を形成する。

【0040】その後、図2(D)に示すように、配線層1 5を形成するために、例えば、窒化チタン膜を30~6 0 n m程度の厚さで形成した後、アルミニウム膜を40 0~600 n m程度の厚さで形成し、その上に、窒化チ タン膜を30~60nm程度形成した。その後、フォト リソグラフィ技術と選択エッチングを利用して、それら の膜を選択的に取り除くことにより、パターン化した配 線層15を形成する。

【0041】以上の製造工程によって、2種類の異なる 容量絶縁膜6と8を持つMIMキャパシタC1,C2と

その配線層15が形成される。すなわち、図3に示すよ うに、第1MIMキャパシタC1は、下部電極5,第1 容量絶縁膜6,上部電極7からなり、第2MIMキャパ シタC 2は、下部電極7,第2容量絶縁膜8,上部電極9 からなる。したがって、第1MIMキャパシタC1の上 部電極7と第2MIMキャパシタC2の下部電極7とが 共通電極となっている。

【0042】そして、図3に左側と右側とに示す構造の ように、第1MIMキャパシタC1の上部電極7と第2 MIMキャパシタC2の下部電極7にプラグ14を介し て配線層15-1,15-3が接続されている。また、 第1MIMキャパシタC1の下部電極5と第2MIMキ ャパシタC2の上部電極9にプラグ14を介して配線層

$$C = C \cdot (1 + a \cdot V + b \cdot V^2)$$

ここで、Cは容量値、COはO[V]での容量値、Vは印 加電圧、a,bは容量値の電圧依存性の1次と2次の係 数である。

【0046】1対のMIMキャパシタC1,C2を逆並

$$C 1 = C 0 \cdot (1 + a \cdot V + b \cdot V^2)$$
 ... (12)  
 $C 2 = C 0 \cdot (1 - a \cdot V + b \cdot V^2)$  ... (13)

また、キャパシタC1とC2とが並列に接続された容量 C3は、式(14)で表される。

$$C3 = C1 + C2 = 2C0 \cdot (1 + b \cdot V^2)$$
 ...  $(14)$ 

ここで、容量の電圧依存係数 Γを、次の式(5)で定義す

 $[0049]\Gamma = (C-C0)/V \cdot 10^{6} [ppm]$ … (15)その結果、図6に示すシリコン窒化膜 を容量誘電膜8とするMIM容量C2では、a=-20 [ppm/V],  $b=4[ppm/V^2]$  であるので、 MIM容量単体では、1 [V]では、Γ=-16 [pp m] であるが、M I M容量を逆並列につなぐと、 $\Gamma$  = 4[ppm]になり、逆並列に接続することで電圧依存性 が小さくなることがわかる。

【0050】さらに、第1MIMキャパシタC1は、シ リコン酸化膜を第1容量絶縁膜6とし、第2MIMキャ

 $C01=1 [fF/\mu m^2], b1=-30 [ppm/$  $V^{2}$ ] CO2=1 [fF/ $\mu$ m<sup>2</sup>] b2=4 [ppm /V<sup>2</sup>]となる。この2つの容量の面積を、次式(18) の関係を満たすように、第1MIMキャパシタC1と第 2MIMキャパシタC2の電極対向面積が2:15にな

$$C \ 0 \ 1 \cdot b \ 1 + C \ 0 \ 2 \cdot b \ 2 = 0$$
 ... (18)  
 $C \ 3 = C \ 1 + C \ 2 = C \ 0 \ 1 + C \ 0 \ 2$  ... (19)

このように、C2のように、MIM容量単体では、電圧 依存係数Γが、-16 [ppm]であっても、容量の電 圧依存性の特性が異なる2種類のMIM容量C2とC1 とを並列に接続し、互いの電圧依存性を打ち消すような 誘電体組成と逆並列接続とによって、容量の電圧依存係 数 Γ を、実質的に O [ppm]にすることができる。

15-2,15-4が接続されている。

【0043】これにより、電極7を共通電極として、逆 並列接続された第1MIMキャパシタC1と第2MIM キャパシタC2が形成される。したがって、この実施形 態によれば、半導体基板1上に作製された1対のMIM キャパシタC1,C2の電極5,7,9を逆並列(上部電極 9,7と下部電極7,5をたすきに並列接続)に接続する ことで、双方の電圧依存性を打ち消し合うようにして、 容量の電圧依存性を小さくすることができる。

【0044】すなわち、容量の電圧依存性の関係は、次 の式(11)で示されるように、電圧の2乗に比例して変 化することが知られている。

[0045]

[0047]

[0048]

... (11)

には-Vの電圧が印加されるので、容量の電圧依存性は それぞれ式(12),(13)であらわされる。

... (14)

パシタC2は、シリコン窒化膜を第2容量絶縁膜8とし たから、容量の電圧依存性の特性が異なる2種類のMI M容量を並列に接続し、互いの電圧依存性を打ち消すよ うに接続することによって、容量の電圧依存係数Γを、 略0[ppm]にできる。

【0051】より詳しくは、例えば、第1容量絶縁膜6 をシリコン酸化膜(膜厚35 nm)とし、第2容量絶縁膜 8をシリコン窒化膜(膜厚65nm)とすると、容量の電 圧依存性はそれぞれ図7,図6に示すようになる。

【0052】このことは、次の式(16),(17)におい

るようにして、並列に接続する。これによれば、並列に 接続した容量C3は、次式(19)で表される、すなわ ち、上記並列接続容量C3の電圧依存性を0にすること ができる。

[0053] ... (18)

[0054]

【発明の効果】以上より明らかなように、この発明の半 導体容量装置は、半導体基板上に作製された1対のMI Mキャパシタの電極を逆並列(上部電極と下部電極をた すきに並列接続)に接続し、かつ、2つのMIMキャパ シタの絶縁膜の材質を異なるものとすることで、双方の 電圧依存性を打ち消し合うようにして、容量の電圧依存 性を小さくすることができる。

【0055】また、一実施形態の半導体容量装置は、上記半導体容量装置において、上記第1,第2のMIMキャパシタの容量の電圧依存性が、電圧の2次式で表され、この2次式の2次の項の係数が、上記第1MIMキャパシタと第2MIMキャパシタとで逆符号であることによって、容量値の電圧依存性をさらに少なくすることができる。

【0056】また、他の実施形態の半導体容量装置は、 上記第1のMIMキャパシタの容量の電圧依存性を表す 2次式の2次の項の係数と、上記第2のMIMキャパシ タの容量の電圧依存性を表す2次式の2次の項の係数と は、大きさが同じで符号が逆であるから、合成容量の電 圧依存性を実質的に零にすることができる。

【0057】また、一実施形態の半導体容量装置は、上 記半導体容量装置において、第1MIMキャパシタの上 部電極と上記第2MIMキャパシタの下部電極を共有し ていることで、構造を簡単にできる。

【0058】また、他の実施形態の半導体容量装置は、上記半導体容量装置において、第1および第2容量誘電膜の組み合わせの一つとしてシリコン酸化膜とシリコン窒化膜の組合せとした。この組み合わせによれば、容量の電圧依存性の特性が異なる2種類のMIM容量を並列に接続し、互いの電圧依存性を打ち消すように接続することによって、容量の電圧依存係数Γを、0[ppm]にできる。

【0059】したがって、本発明によれば、半導体集積 回路に用いられているMIMキャパシタの電圧依存性を 低減することができ、アナログ集積回路の高精度化が可 能になり、容量絶縁膜の薄膜化による容量面積の低減も 可能になる。

## 【図面の簡単な説明】

【図1】 図1(A)~図1(E)は、この発明の半導体容量装置の実施形態であるMIM容量素子の製造工程の前半を順に説明する図である。

【図2】 図2(A)~図2(D)は、上記実施形態のM I M容量素子の製造工程の後半を説明する図である。

【図3】 完成したMIM容量素子の断面図である。

【図4】 従来の半導体装置の要部の概略断面図である。

【図5】 従来の半導体装置の等価回路図である。


【図6】 容量絶縁膜をSiNとしたMIM容量の電圧 依存性を示す特性図である。

【図7】 容量絶縁膜をSiO₂としたMIM容量の電圧依存性を示す特性図である。


#### 【符号の説明】

1…半導体基板、2…第1層間絶縁膜、3…レジストパターン、4…溝、5…タングステン膜、6…第1容量絶縁膜、7…第1金属膜、8…第2容量絶縁膜、9…第2金属膜、10…レジストパターン、11…レジストパターン、12…第2層間絶縁膜、13…ビアホール、14…タングステン膜、15…配線層、C1…第1MIMキャパシタ、C2…第2MIMキャパシタ、116…フィールド絶縁層、117…層間絶縁層、118…下部電極、119…キャパシタ用絶縁層、120…導電性保護膜、121…上部電極、122…第1MOSキャパシタ、223…第2MOSキャパシタ、224…ゲート電極、


【図3】




【図4】



【図5】





1